Divyansh Agrawal

Qwen3.5 の重みに RISC-V CPU を組み込み、Gated DeltaNet を正確な RAM にする

Qwen3.5 4B の重みに RV32IM の CPU コアをコンパイルし、11 層がモデルの順伝播の中で動く。レジスタもメモリもプログラムカウンタも Gated DeltaNet の状態行列に載せる。大きな整数の演算は 48.6% から 100% になった。