两年快 50%：AMD Ryzen 是怎么做到的
同为 8 核带 3D V-Cache 的 Ryzen 7，两年间 Geekbench 6 单核快 47%、全核快 58%，而最高频率只涨了 15%。文章用四组数据说明性能来自哪里：晶体管多 50%、派发宽度 6→8、重排序缓冲区 256→448、SIMD 从 256 位加到 512 位。
中文
复制
人们还是跟我说 CPU 很无聊，已经没什么新东西发生了。
那我们就看看 2022 到 2024 年的 AMD Ryzen 7 处理器：5800X3D（Zen 3）、7800X3D（Zen 4）和 9800X3D（Zen 5）。它们是同级别的 8 核芯片，都带 3D V-Cache。我之前写过它们，见《CPU 技术到底有多停滞？》
在 Geekbench 6 上，两年间性能涨了约 50%。
| 2022 5800X3D（Zen 3） | 2023 7800X3D（Zen 4） | 2024 9800X3D（Zen 5） | |
|---|---|---|---|
| 单核 | 2,016 | 2,426 | 2,969 |
| 多核 | 11,832 | 15,508 | 18,751 |
2024 那颗芯片的单核比 2022 年快 47%，全核快 58%。
频率做不到这一点。最高加速频率从 4.5 GHz 升到 5.2 GHz，只涨了 15%。
| 2022（Zen 3） | 2023（Zen 4） | 2024（Zen 5） | |
|---|---|---|---|
| 基础频率 | 3.4 GHz | 4.2 GHz | 4.7 GHz |
| 最高加速 | 4.5 GHz | 5.0 GHz | 5.2 GHz |
晶体管数量大幅增加，约多 50%，从大约 110 亿增加到 160 亿。多出来的晶体管大多进了核心，而不是缓存。
那要怎么把更多晶体管变成更高性能？
把核心做更宽，并给它更多可用的东西。派发宽度从每周期最多 6 条指令提高到 8 条。每核 L2 缓存翻倍，从 512 KB 到 1 MB。L1 数据缓存从 32 KB 到 48 KB。整数 ALU 从 4 个增到 6 个。重排序缓冲区从 256 项增到 448 项，于是处理器能让更多指令同时在飞行中，调度也更好。
| Zen 3（2022） | Zen 4（2023） | Zen 5（2024） | |
|---|---|---|---|
| 每核 L2 缓存 | 512 KB | 1 MB | 1 MB |
| L1 数据缓存 | 32 KB | 32 KB | 48 KB |
| 派发宽度 | 6 | 6 | 8 |
| 整数 ALU | 4 | 4 | 6 |
| 重排序缓冲区 | 256 | 320 | 448 |
在数据并行（SIMD）方面，Zen 5 是另一台机器。Zen 3 和 Zen 4 有四个 256 位 SIMD 运算单元，Zen 5 有四个 512 位单元。访存同样加宽：每周期两次 512 位加载、一次 512 位存储。
| Zen 3（2022） | Zen 4（2023） | Zen 5（2024） | |
|---|---|---|---|
| SIMD 运算单元 | 4 × 256 位 | 4 × 256 位 | 4 × 512 位 |
| 每周期加载 | 2 × 256 位 | 2 × 256 位 | 2 × 512 位 |
| 每周期存储 | 1 × 256 位 | 1 × 256 位 | 1 × 512 位 |
我此前已经说过处理器正在变宽。上面这些，就是「变宽」在一颗你能买到的台式机芯片上长什么样。
那下一步呢？Zen 6 正在到来。AMD 在谈一颗 256 核的 Epyc（代号 Venice），带 1 GB 的 L3 缓存。桌面核心会长什么样，我们还不知道。可能会很狂野。
延伸阅读：AMD 256 核 Epyc 9996「Venice」（Tom's Hardware）。